很多朋友在做CST电磁兼容性系统级仿真的时候，特别是模型过大过于复杂的时候，苦于网格剖分久矣。小编来总结下会遇到哪些问题：
（1）网格剖分的时候出现各种报错。比如，有缝隙且缝隙很小，导体之间有交叉重叠，导体形状不规则等等。
（2）网格剖分非常困难，进度一直停在那儿，速度特别慢。
（3）网格剖分出来的网格数量非常惊人，导致3D仿真和DS仿真异常困难。
（4）导致DS仿真仿出来的结果有问题，跟理论计算出来的差距过大或者网格剖分的改变导致结果一直在变。
那么很多朋友会问有没有什么方法可以减少和优化网格？
其实方法有很多，之前小编去南航做了一个关于CST电磁兼容性仿真的讲座，总结一些3D建模时优化网格的方法和小妙招。对局部网格优化起到一定作用。
今天小编介绍一个脚本，这个脚本是小编最近花了不少时间码代码码出来的一个自动优化网格的脚本程序。可以大大减少网格，提高仿真和计算的速度，并且不影响仿真结果。用我们公司一个非常成功的仿真项目已经验证过了对结果影响不大。有机会会分享给大家看看结果。
脚本处理的主要原理：对于功率板来说，大量的密集网格是由于密集的过孔导致，如图
我们可以将大量过孔替换成PEC材料的Wire，当然此方法适用于过孔过多的电源平面，比如VCC，GND，Phase。Layout工程师放这么多过孔主要是为了优化PCB板的散热。信号线或者net不建议替换，因为本身信号线net也没有几个过孔。
但是这么多过孔手动一个一个替换，其工作量实在太大，且比较费人手。那么如何快速的把这些过孔自动替换成Wire。这就是小编最近花大力气去码这个代码的目的。
此脚本有哪些优点：
（1）操作简单，只需要两步：一，选中需要替换的VIA，二点击运行代码，其他都是自动化运行，后面有视频给大家看一看。
（2）可以自由地选择想要转换的VIA孔。支持单选一个VIA处理，也可以选择同时选择多个VIA处理，理论上无论有多少个VIA都可以处理。
（3）对于过孔过多的PCB可以大大减少过孔带来的密集网格，提高3D建模和仿真的效率。
以一个简单的功率板上三个电源Net为例。同时处理三个Net的VIA。
操作步骤如下：
第一步，导航树选择三个VIA的Solids，如图
第二步，点击运行程序
脚本自动运行的整个过程剖析一下：分解VIA孔-->自动依次读取VIA孔-->替换VIA孔-->合并原来的VIA孔-->将原VIA孔设置为仿真时不考虑然后等待结果出来。
处理后是9888
（内容、图片来源：CST电磁兼容性仿真公众号，侵删）
版权与免责声明：
凡未注明作者、来源的内容均为转载稿，如出现版权问题，请及时联系我们处理。我们对页面中展示内容的真实性、准确性和合法性均不承担任何法律责任。如内容信息对您产生影响，请及时联系我们修改或删除。
