CST Chip Interface可以将二维芯片layout生成复杂的三维芯片模型，帮助工程师基于物理建模设计芯片来提高效率。Chip Interface支持导入OpenAccess数据库(lib.defs、cd .lib)和GDSII文件。这里我们以GDSII文件为例，来看具体的导入和使用方法。
导入前准备
Chip Interface目前支持多种导入方式，比较推荐的方式是从Cadence Virtuoso接口导入。我们可以从达索系统Knowledge Base搜索并下载“CST plugin for Cadance Virtuoso”，安装方法可参考下载文件中的readme.txt。
CST plugin导出过程如下图，在Virtuso中打开一个layout，选择CST->Export to CST，弹出对话框，导出到指定的文件目录，点击OK。生成的文件包含了CST中执行GDSII导入所需的所有文件，其中包括ci.init文件，它支持单文件导入。
另外，在没有安装CST plugin的情况下，我们也可以从Virtuoso直接导出gds和layermap文件。
导入layout文件
有了这些文件，如何在CST中导入呢？首先，从CST界面进入Chip Interface。
软件会自动弹出导入界面，根据之前导出文件类型不同，这里可以选择导入ci.init文件（CST plugin方式）。
或者，选择导入GDSII文件，那么则需要分别导入GDS、layermap文件，以及填入Pin Attribute Number。这里的Pin Attribute Number是在导出时设定的任意值。Cadence Virtuoso导出配置了pin(和net)信息，并通过Pin Attribute Number属性保存在GDS文件里。
导入完成后，Chip Interface界面如下图。
导入Tech File
Tech File包含工艺信息(材料和层厚度)，生成三维模型时需要这些信息。Chip Interface支持.itf、.ict、.cit三种Tech File格式，导入方法如下图。
tech file导入完成后，下一步就可以查看并编辑Process Queue了。
编辑Process Queue
Process Queue是模拟集成电路制造过程的步骤列表，对应3D几何形状的建立。真实的集成电路制造工艺通常包含几个步骤，从而生成一个某种材料的patterned layer。这里可选的step类型包括加载晶圆、沉积、刻蚀、创建过孔等，详细类型及参数说明可参考help，此处不再赘述。
创建端口
Chip Interface还支持创建端口，端口类型包含离散面端口、离散线端口及RLC node。可根据仿真需要选择端口类型，或在导入CST后再建立端口。
创建三维模型
最后，选择Open 3D Model，软件会自动创建一个新的CST工程。这里记得先保存Chip Interface工程，新的CST工程会被自动命名为前者名称_3D.cst。
完成整个导入过程后，我们就可以对三维芯片模型进行仿真了。
（内容、图片来源：CST仿真专家之路公众号，侵删）
版权与免责声明：
凡未注明作者、来源的内容均为转载稿，如出现版权问题，请及时联系我们处理。我们对页面中展示内容的真实性、准确性和合法性均不承担任何法律责任。如内容信息对您产生影响，请及时联系我们修改或删除。
