作者 | Zhou Ming
对于射频系统来说，潜在的数字电路干扰源除了时钟CLK信号外，还有可能是来自数据信号，数据信号的产生的频谱通常是宽频带的，如上图所示，我们称为任意噪声谱（Arbitrary Noise Spectrum）。我们可以利用CST Simulation Task中的Transient Task或者AC Task来模拟各种噪声频谱，再利用Interference Task进行射频干扰风险评估。
第一步：提取S参数耦合矩阵
在本案例中，我们基于电动汽车常见的PCB高速走线对GPS天线的Desense干扰，构建如上3D模型。噪声源来自PCB的微带线（高速信号线），接收端为GPS天线，这里用红色Field Source Port替代真实3D模型。由于车身结构会影响PCB与GPS天线之间耦合，因此建模时必须重点考虑车身结构。构建好3D模型之后，计算完整的S参数矩阵。
第二步：定义RF子系统规范
上图是我们定义的电路系统，Port1对应GPS端口，Port2对应PCB的微带线端口。为了生成任意噪声谱（Arbitrary Noise Spectrum），我们需要在Schematic中创建一个子工程（Simulation Project），详细的操作过程请大家参考help中的描述。
在子工程中定义Trans Task，模拟时域激励的场景。
在Trans Task中，Port2的激励设置为PRBS信号。
通过Trans仿真可以拿到时域信号和经过傅里叶变换（FFT）的频谱。
接下来创建Interference task：Int1。其中GPS作为RX端的参数，请参考上一篇仿真实例140：CST2025干扰任务（Interference Task）仿真介绍，这里不再重复，我们重点介绍TX端的参数设置。
TX Import Band选择子工程SP2中，Port2的频谱作为输入。
定义好的Tx1频谱如下图所示。创建1 to 1 task, 点击update开始分析。
第三步：射频干扰风险分析
Interference task利用矩阵形式来表示干扰分析的结果，通过不同颜色表示风险的等级。如下图所示，红色表示在1575MHz频带内，GPS天线接收的PCB噪声已经超过了最低的接收灵敏度9dB，仿真分析结果为Fail，需要对设计方案优化。
设计方案优化
为了解决GPS天线Desense问题，可以从源、路、载的思路去解决问题。在本案例中，我们通过给PCB增加结构屏蔽，来提升PCB与GPS天线之间的隔离度，如下图所示。
通过S参数可以看出，增加结构屏蔽后，在1575M频段，PCB与GPS之间的隔离度提升了30dB。
再运行一遍Interference task，结果为绿色，Pass。
（内容、图片来源：CST仿真专家之路公众号，侵删）
版权与免责声明：
凡未注明作者、来源的内容均为转载稿，如出现版权问题，请及时联系我们处理。我们对页面中展示内容的真实性、准确性和合法性均不承担任何法律责任。如内容信息对您产生影响，请及时联系我们修改或删除。
